Векторно-матричный сопроцессор целочисленной арифметики
Программируемая длина данных от 2 до 64 бит (64 бит упакованная длина слова)
Базовая операция - целочисленное матричное умножение
Одновременное выполнение 2 функций насыщения
Производительность (МАС– Multiplication and Accumulation за такт):
2 MAC для 32-разрядных данных
4 MAC для 16-разрядных данных
24 MAC для 8-разрядных данных
80 MAC для 4-разрядных данных
224 MAC для 2-разрядных данных